



# Заполнение блока "Power estimator and signal detector"

Изначально алгоритм был предложен и объявлен в Internet для реализации на 8-бит процессорах, что накладывало серьёзные ограничения на операции умножения с накоплением, поэтому использовался сложный алгоритм адаптации уровня шума. Для реализации на 16-бит ЦПОС с 32-бит умножителем можно использовать более простые алгоритмы. В частности, вместо мощности сигнала можно вычислять интеграл от абсолютного значения сигнала. Соответствующий алгоритм реализован в виде схемы, изображённой на рис. 6.



Рис. 6

В этом блоке (рис. 6) сначала происходит вычисление абсолютного значения сигнала (блок "Abs"), потом полученные значения фильтруются с помощью рекурсивного фильтра HЧ, результат сравнивается с порогом срабатывания, и принимается решение: 1 — сигнал DT активен, 0 — неактивен. Работу этого блока можно проверить, подав на него сигнал (рис. 7).



Такая тестовая схема позволяет увидеть как сам сигнал, так и результат работы тестируемого блока. На рис. 8 показано, что можно увидеть на экране осциллографа при данных настройках.

Рис. 7



Заполнение блока "Logic sinth."

Блок логики легче всего реализовать в виде S-функции — специальной конструкции языка MATLAB. Но для наглядности представим блок логики в графическом виде (рис. 9).



Рис. 9

В данном блоке происходит подсчёт подряд идущих одинаковых цифр. Если их количество превысит определённый порог при активном сигнале DT, считаем, что пришла новая цифра. Следующая цифра может прийти только после паузы. Таблица перекодировки необходима для того, чтобы пару — номер столбца и номер колонки — перевести в цифру номеронабирателя.

#### Моделирование приемника DTMF

## Настройка симулятора

После того, как вся модель построена и скомпонована, можно запустить симуляцию и проследить на разных стадиях весь процесс детектирования цифры. Перед запуском симуляции модели необходимо задать параметры симуляции, к которым относятся время, способ и максимальный шаг симулятора, если выбран не фиксированный шаг. Пример диалогового окна настройки показан на рис. 10.

the second se	CONTRACTOR OF THE OWNER OF THE OWNER OF	period and a second	-
over	Workspace I/O	Diagnostics	
Simuli Start tr	monarre me: 00	Stop time.	
Solve	raptions		
Туре	Verieble-step	discrete (no continuous states)	-
Type: Max st	Verieble-step	discrete (no continuous states)	-
Type: Max st	Veneblo-step	discrete (no continuous statos)	
Type: Max st Output	Verieblo-stop <u>r</u> lep size: 0.0025 Loptions	discrete (no continuous states)	

#### Рис. 10

Некоторые блоки не умеют работать с фиксированным шагом симулятора, поэтому вводится понятие переменного шага. Ограничение шага симуляции необходимо для того, чтобы при моделировании быстро меняющиеся параметры успевали пересчитываться, в противном случае некоторые состояния моделируемой системы могут вообще пропускаться симулятором. В нашем случае состояния дискретные. Поэтому в соответствующем поле стоит значение "discrete". Время симуляции определяется начальным и конечным моментами времени. В процессе отладки удобно менять эти параметры, например, чтобы проверить приём отдельной цифры.

Установив все необходимые параметры, можно нажать кнопку "Start/Pause Simulation" и таким образом запустить модель. При этом в левом нижнем углу на полосе статуса окошка модели появится сообщение "Running", справа снизу будет меняться текущее значение времени и отображаться в виде индикаторной полоски процент исполнения моделирования. После завершения симуляции в левом нижнем углу появится сообщение "Ready".

В случае обнаружения ошибки в процессе моделирования необходимо определить их источники.

# Проверка работы режекторных фильтров

Сначала нужно проверить работу сигнальной части модели — блоков генерации сигнала, измерения интенсивности сигнала и шума и режекции второй составляющей. Спектр сигнала на выходе генератора, посылающего цифру "1", показан на рис. 11.



Рис. 11

Как видно из рисунка, сигнал состоит из двух гармоник одинаковой амплитуды. Для чистоты эксперимента шумы отсутствуют. Спектр сигнала после режекторных фильтров показан на рис. 12 и 13.



Видно, что режекция сигнала происходит нормально. На выходах остаются сигналы, содержащие только одну гармонику. Если подобную картину можно видеть не для всех принимаемых цифр, то параметр, передаваемый режекторному фильтру, неточен или рассчитан неправильно.

# Проверка работы детектора наличия сигнала

Детектор наличия сигнала, принимающий решение о том, есть сигнал или нет, должен адаптироваться к интенсивности сигнала и шума. Чтобы проверить положение порога срабатывания, можно вывести уровень шума и интенсивности сигнала на осцилло-граф. Пример того, что может получиться, показан на рис. 14.



#### Рис. 14

Здесь показаны интенсивность сигнала и порог срабатывания. По осциллограмме можно сказать, что этот блок работает нормально, так как при приёме последовательности цифр значение интенсивности устойчиво превышает значение порога, во время паузы значение интенсивности строго ниже значения порога, а при приёме гудка (продолжительного отрезка гармонического колебания) через некоторое время порог оказывается выше интенсивности сигнала.



Рис. 15

Попытка получить тот же результат в рамках использования 16-бит модели оказалась неудачной. Для устранения ошибок была предложена схема (рис. 15), где для 16-бит ЦПОС используются 32бит результаты умножения в рекурсивном фильтре НЧ при расчёте уровня шума.

## Проверка блоков расчёта периодов двух составляющих сигнала

Для этого следует подключить осциллограф к месту, где происходит вычисление периода. Результат представлен на рис. 16.

![](_page_0_Figure_42.jpeg)

Период сигнала в нашем случае имеет формат 8.8, то есть старшие 8 бит содержат число целых интервалов дискретизации, а младшие — его дробную часть. Видно, что за период измерения сигнал 4 раза стабилизировался около определённых частот. И каждый раз принимались разные цифры. Для проверки вычислим частоты, соответствующие первой цифре:

$$f_s = \frac{f_o}{k} = \frac{4000}{840} \cdot 256 = 1219 \ \Gamma \mu$$

— для верхней частоты,

$$f_s = \frac{f_o}{k} = \frac{4000}{1459} \cdot 256 = 701 \ \Gamma m$$

— для нижней частоты.

Такой результат с допустимой стандартом точностью совпадает с тем, что было послано (1209±18 и 697±10 Гц). То есть можно утверждать, что расчёт периода сигнала происходит правильно.

Теперь по полученным значениям периода производится проверка на попадание значения периода сигнала в один из заданных интервалов для того, чтобы решить, какой номер строки и столбца соответствует заданному сигналу. Часть модели, отвечающая за проверку допустимых границ периода сигнала, показана на рис. 17. У каждого переключателя в качестве параметра указан порог срабатывания. Если период оказывается больше порога, на выход подаётся сигнал с верхнего входа, а если меньше, то с нижнего.

![](_page_0_Figure_50.jpeg)

Рис. 17

В спецификации на DTMF сказано, что сигнал с отклонениями 1,5% по частоте нужно принимать, а с отклонениями больше 3% принимать не следует. Допуски периода сигнала необходимо выбирать так, чтобы приёмник соответствовал спецификации. Первоначальный выбор допуска в 1,5% оказался слишком жёстким, что видно из рис. 18.

![](_page_0_Figure_53.jpeg)

Зависимость периода от времени (рис. 18) построена при SNR, равном 15 дБ. В таких условиях уверенный приём цифр невозможен. По этой причине было принято решение увеличить допуски по периоду до 3%.

Рис. 18

# Проверка блока логики

Блок логики, как уже было сказано выше, обеспечивает временные характеристики приёмника и общую логику работы. В нём происходит подсчёт числа одинаковых определений номеров строки и столбца, сравнение этого количества с заданным временным порогом и выработка решения о том, что пришла новая цифра DTMF. Об этом сообщается на индикаторе, расположенном на верхнем уровне модели.

![](_page_0_Figure_57.jpeg)

Рис. 19

На рис. 19 показан процесс принятия решения о том, что пришла новая цифра. Голубым цветом показаны периоды низкочастотной и высокочастотной составляющих; синим — процесс определения цифры; вертикальная чёрная полоска — момент определения новой цифры. Такие результаты получены при обработке тестового сигнала фирмы Mitel, специально предназначенного для тестирования приёмников DTMF. Видно, что блок логики работает нормально.

## Проверка всей модели

После проверки всех блоков по отдельности и коррекции неточностей можно снова запустить модель и убеиться, что она работает. Теперь остаётся только проверить работу модели в граничных условиях, то есть при отклонениях частоты, амплитуды, наличия шумов и так далее, а так же самый важный тест — несрабатывание приёмника на речь.

Так как моделирование должно полностью повторять параметры моделируемой системы, необходимо добавить округление после каждой операции умножения и проверку на допустимые границы после каждой операции сложения. Блоки усиления сигнала и сумматоры имеют встроенную возможность входить в состояние "насыщения" при достижении определённого значения. Для этого в их параметрах необходимо активировать опцию "Saturate on integer overflow". Для округления можно использовать блок из пакета Simulink, называемый "Rounding function". В его параметрах следует указать, какую функцию округления использовать: округление (round), усечение (floor) или другую.

## Заключение

Как видно из вышеописанного, пакет Simulink позволяет реализовать довольно сложный алгоритм, разбить его на блоки и анализировать их как все вместе, так и по отдельности. Наглядность представления модели в Simulink позволяет легко менять структуру, "обвешивать" модель различными "датчиками" — осциллографами, спектроанализаторами и индикаторами. Процесс отладки становится красивым увлекательным занятием, результаты наглядны и однозначны. Для точного соответствия вычислений в Simulink и в ЦПОС, в модель вводятся элементы, обеспечивающие моделирование в арифметике с фиксированной запятой. Например, у результатов умножения можно отбрасывать дробную часть, а у сумматоров включить опцию "Integer overflow", то есть режим переполнения 16-разрядного аккумулятора. Построенная с помощью Simulink, модель приёмника DTMF уверенно принимает тестовый сигнал, удовлетворяет требованиям ITU-T и может являться пособием для создания подобных устройств на ЦПОС и микроконтроллерах. Данная модель была создана сначала на языке MATLAB (m-file), для удобства настройки параметров по блокам была смоделирована в Simulink, после чего её перенесли на DSP. Она действительно работает на 16-разрядном процессоре, выполняя все спецификации ITU-T.

В заключение автор считает своим долгом поблагодарить руководителя проекта "MATLAB для DSP" проф. Ланнэ А.А. за постановку задачи и помощь в выполнении данной работы, фирму «SoftLine», предоставившую для этой работы лицензионую версию программы MATLAB v5.3, а также инженера «Лониис» Гусеву М.Н. за помощь в тестировании модели на 16-бит DSP фирмы «Analog Devices».

Литература

1. Анохин В.В., Ланнэ А.А. МАТLAB для DSP. Моделирование аналого-цифрового преобразования. Часть 1 // Chip News. — 2000. — № 2. — С. 3–7.

2. Анохин В.В. MATLAB для DSP. Моделирование аналого-цифрового преобразования. Часть 2 // Chip News. — 2000. — № 3. — С. 26–29.

E-mail: nick@rts.loniis.ru

© 2001 "CHIP NEWS".

Разработка сайта: